怎么使用FPGA的TDP（True Dual Port）？

entity xilinx_TDP_RAM is
  generic(
    ADDR_WIDTH : integer := 32;
    DATA_WIDTH : integer := 64;
    ENTRIES    : integer := 32  -- number of entries  (should be a power of 2)
    );
  port(
    clk : in std_logic;  -- clock

    addra : in std_logic_vector(ADDR_WIDTH-1 downto 0);  -- Port A Address bus, width determined from RAM_DEPTH
    addrb : in std_logic_vector(ADDR_WIDTH-1 downto 0);  -- Port B Address bus, width determined from RAM_DEPTH
    dina  : in std_logic_vector(DATA_WIDTH-1 downto 0);  -- Port A RAM input data
    dinb  : in std_logic_vector(DATA_WIDTH-1 downto 0);  -- Port B RAM input data

    wea : in std_logic;  -- Port A Write enable
    web : in std_logic;  -- Port B Write enable
    ena : in std_logic;  -- Port A RAM Enable, for additional power savings, disable port when not in use
    enb : in std_logic;  -- Port B RAM Enable, for additional power savings, disable port when not in use

    douta : out std_logic_vector(DATA_WIDTH-1 downto 0);  -- Port A RAM output data
    doutb : out std_logic_vector(DATA_WIDTH-1 downto 0)   -- Port B RAM output data
    );
end xilinx_TDP_RAM;

代码是这样子，其中地址带宽、数据带宽和实例数三者有什么关系，必须是2的幂次吗？假设DATA_WIDTH是129该怎么解决呢？TDP的设计有什么原则吗？

这段代码定义了一个名为xilinx_TDP_RAM的VHDL实体，其中包含一个带有两个读写端口的RAM模块。以下是对你的问题的回答：

1、地址带宽、数据带宽和实例数三者之间的关系：
ADDR_WIDTH：地址带宽决定了RAM的地址总线宽度，即RAM能够寻址的地址数量。地址带宽越大，RAM能够寻址的地址数量就越多，RAM的容量也就越大。
DATA_WIDTH：数据带宽决定了RAM的数据总线宽度，即RAM每次读写的数据位数。数据带宽越大，RAM每次能够读写的数据位数就越多，RAM的效率也就越高。
ENTRIES：实例数决定了RAM的深度，即RAM能够存储的数据数量。实例数必须是2的幂次，因为RAM的地址是以二进制表示的，所以实例数必须是2的幂次才能够被完全寻址。

2、DATA_WIDTH为129的解决方法：
如果DATA_WIDTH不是2的幂次，则可以通过增加RAM的实例数来解决。例如，如果需要一个129位的RAM，可以将DATA_WIDTH设置为128，然后将RAM的实例数增加到2^7=128，这样就能够存储129位的数据了。

3、TDP设计原则：
TDP（Thin Data Path）的设计原则是尽量减小数据路径的宽度，从而降低功耗和延迟。在这个RAM模块中，采用了TDP的设计原则，将数据路径宽度设置为64位，而不是通常的128位或256位。这样可以减小功耗和延迟，同时还能够满足大多数应用的需求。