vhdl语言代码错误

Error (10170): Verilog HDL syntax error at jtd.v(1) near text ";"; expecting ".", or an identifier

library ieee;
use ieee. std_logic_1164. all;
use ieee. std_logic_unsigned. all;
entity traffic is
port ( clk: in std_logic;
lgt1_red, lgt1_yellow, lgt1_green:out std_logic; --主干道的
红黄绿灯
lgt2_red, lgt2_yellow, lgt2_green: out std_logic; --支干道的红
黄绿灯

你好，我是有问必答小助手。为了技术专家团更好地为您解答问题，烦请您补充下（1）问题背景详情，（2）您想解决的具体问题，（3）问题相关代码图片或者报错信息。便于技术专家团更好地理解问题，并给出解决方案。

您可以点击问题下方的【编辑】，进行补充修改问题。

你好，请问现在您解决了嘛 我遇上同样的问题