SV assertion 怎么写在某信号起来时clock 被拉为0

请问是SV的assertion 怎么写， 如果当信号a被拉为1的时候， clock为关掉，当a为0的时候， clock会再打开？