FPGA Verilog UART怎么在实验箱上实验

引脚如何定义

怎么连接

怎么实现

引脚看芯片图啊，配置一下就好了，在软件上配置。