使用Verilog HDL语言实现抢答器

题目8：抢答器
设计要求：主持人发出信号后，开始抢答。三人参赛每人一个按键，抢中者数码管显示其编号。答题时限为10秒钟，抢中后，数码管即开始显示倒计时答题时间9、8……1、0，时间到时，停止答题灯亮。
输入：clk，star，k1,k2，k3//时钟，主持人控制键，抢答键
输出：【8：0】seg_num，/数码管显示答题者编号
【8:0】seg_time,//数码管倒计时显示答题时间
led 1/停止答题灯

你好，我是有问必答小助手，非常抱歉，本次您提出的有问必答问题，目前超出我们的服务范围，暂时无法为您解答。

首次提问人员可免费体验一次有问必答服务。目前首次提问的问题服务范围为：编程语言、Java开发、python、数据库、前端开发 领域专业技术问题，为您提供问题的解决思路和指导。不提供源码代写、项目文档代写、论文代写、作业代写、安装包资源发送或安装、软件使用指导等服务。

我们后续会持续优化，扩大我们的服务范围，为您带来更好地服务。