如何用Verilog语言编写三位二进制无符号数的加/减法器？

初学Verilog，很多不会的，求大佬指导一二