quartus ii 利用modelsim仿真时出现如下错误怎么解决

# Error loading design
# Error: Error loading design
#        Pausing macro execution
# MACRO ./key_wck1_run_msim_rtl_verilog.do PAUSED at line 12

代码是正确的但就是不能仿真出现波形，网上查了很多解决办法但都不行

文件没配置好呗。我也是刚学。联调会其它代码还不怎么会

testbench 第12行是什么内容？