EDA验证主要的工作环节和要用到的工具？

1.EDA验证主要的工作环节和要用到的工具

2.EDA国外三巨头都有哪些核心工具然后国内厂商是否有对应的工具

EDA技术的基本特征EDA代表了当今电子设计技术的最新发展方bai向，它的基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件，这样的设计方法被称为高层次的电子设计方法。下面介绍与EDA基本特征有关的几个概念。1．“自顶向下”的设计方法。10年前，电子设计的基本思路还是选用标准集成电路“自底向上”地构造出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、成本高而且容易出错。高层次设计是一种“自顶向下”的全新设计方法，这种设计方法首先从系统设计人手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后，用综合优化工具生成具体门电路的网络表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这既有利于早期发现结构设计上的错误，避燃计工作的浪费，又减少了逻辑功能仿真的工作量，提高了设计的一次成功率。2．ASIC设计。现代电子产品的复杂度日益提高，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题。解决这一问题的有效方法就是采用ASIC芯片进行设计。ASIC按照设计方法的不同可分为全定制ASIC、半定制ASC和可纪程ASIC（也称为可编程逻辑器件）。设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由m厂家去进行格模制造，做出产品。这种设计方法的优点是芯片可以获得最优的性能，即面积利用率高、速度快、功耗低，而缺点是开发周期长，费用高，只适合大批量产品开发。半定制ASIC芯片的版图设计方法分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。

历史与发展

编辑

在电子设计自动化出现之前，设计人员必须手工完成集成电路的设计、布线等工作，这是因为当时所谓集成电路的复杂程度远不及现在。工业界开始使用几何学方法来制造用于电路光绘（photoplotter）的胶带。到了1970年代中期，开发人应尝试将整个设计过程自动化，而不仅仅满足于自动完成掩膜草图。第一个电路布局、布线工具研发成功。设计自动化研讨会（Design Automation Conference）在这一时期被创立，旨在促进电子设计自动化的发展。 [1]

电子设计自动化发展的下一个重要阶段以卡弗尔·米德（Carver Mead）和琳·康维于1980年发表的论文《超大规模集成电路系统导论》（Introduction to VLSI Systems）为标志。这一篇具有重大意义的论文提出了通过编程语言来进行芯片设计的新思想。如果这一想法得到实现，芯片设计的复杂程度可以得到显著提升。这主要得益于用来进行集成电路逻辑仿真、功能验证的工具的性能得到相当的改善。随着计算机仿真技术的发展，设计项目可以在构建实际硬件电路之前进行仿真，芯片布局、布线对人工设计的要求降低，而且软件错误率不断降低。直至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级（或称“后端”）物理设计的这种途径，仍然是数字集成电路设计的基础。

从1981年开始，电子设计自动化逐渐开始商业化。1984年的设计自动化会议（Design Automation Conference）上还举办了第一个以电子设计自动化为主题的销售展览。Gateway设计自动化在1986年推出了一种硬件描述语言 Verilog，这种语言在现在是最流行的高级抽象设计语言。1987年，在美国国防部的资助下，另一种硬件描述语言VHDL被创造出来。现代的电子设计自动化设计工具可以识别、读取不同类型的硬件描述。根据这些语言规范产生的各种仿真系统迅速被推出，使得设计人员可对设计的芯片进行直接仿真。后来，技术的发展更侧重于逻辑综合。

数字集成电路的设计都比较模块化（参见集成电路设计、设计收敛（Design closure）和设计流（Design flow (EDA)））。半导体器件制造工艺需要标准化的设计描述，高抽象级的描述将被编译为信息单元（cell）的形式。设计人员在进行逻辑设计时尚无需考虑信息单元的具体硬件工艺。利用特定的集成电路制造工艺来实现硬件电路，信息单元就会实施预定义的逻辑或其他电子功能。半导体硬件厂商大多会为它们制造的元件提供“元件库”，并提供相应的标准化仿真模型。相比数字的电子设计自动化工具，模拟系统的电子设计自动化工具大多并非模块化的，这是因为模拟电路的功能更加复杂，而且不同部分的相互影响较强，而且作用规律复杂，电子元件大多没有那么理想。Verilog AMS就是一种用于模拟电子设计的硬件描述语言。此文，设计人员可以使用硬件验证语言来完成项目的验证工作最新的发展趋势是将集描述语言、验证语言集成为一体，典型的例子有SystemVerilog。

随着集成电路规模的扩大、半导体技术的发展，电子设计自动化的重要性急剧增加。这些工具的使用者包括半导体器件制造中心的硬件技术人员，他们的工作是操作半导体器件制造设备并管理整个工作车间。一些以设计为主要业务的公司，也会使用电子设计自动化软件来评估制造部门是否能够适应新的设计任务。电子设计自动化工具还被用来将设计的功能导入到类似现场可编程逻辑门阵列的半定制可编程逻辑器件，或者生产全定制的专用集成电路。

现况

编辑

现今数字电路非常模组化（参见集成电路设计、设计收敛、设计流程 (EDA)），产线最前端将设计流程标准化，把设计流程区分为许多“细胞”（cells），而暂不考虑技术，接着细胞则以特定的集成电路技术实现逻辑或其他电子功能。制造商通常会提供组件库（libraries of components），以及符合标准模拟工具的模拟模型给生产流程。模拟 EDA 工具较不模组化，因为它需要更多的功能，零件间需要更多的互动，而零件一般说较不理想。

在电子产业中，由于半导体产业的规模日益扩大，EDA 扮演越来越重要的角色。使用这项技术的厂商多是从事半导体器件制造的代工制造商，以及使用 EDA 模拟软件以评估生产情况的设计服务公司。EDA 工具也应用在现场可编程逻辑门阵列的程序设计上。

电子设计自动化（英语：Electronic design automation，缩写：EDA）是指利用计算机辅助设计（CAD）软件，来完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。

作者：Charles Wang
链接：https://www.zhihu.com/question/273714898/answer/1563489886
来源：知乎
著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

国内EDA行业主要存在三大问题，一是国内约5亿美元EDA市场，其中国产EDA工具占比不到0.9%，而国际EDA市场占比更是不到0.1%。二是国内EDA工具无法满足先进工艺下的芯片设计需求，也缺乏对代工厂和封测厂的支撑。三是全球EDA从业人数约30,000人，国内不足1500人。

受制于上述条件，国内EDA行业也存在着整体团队规模小、公司多、高校支持不足等问题。

目前，国内高校几乎完全没有EDA相关培养方向及EDA相关课程开设，EDA相关教材主要是VHDL/Verilog语言或可编程器件FPGA。此外，2010年后国内几乎完全没有关于EDA软件开发的论文发表，讨论的都是怎样使用EDA软件做设计。集成电路行业对口专业学生毕业后进入相关行业的仅占1/3，对EDA有了解和兴趣的更是寥寥。

国内EDA产业发展始于上世纪80年代，在技术禁运的压力之下，中国也曾自主研发过，并依靠自身技术积累成功开发出了与国际厂商处于同一水平线上的产品。随后，美国策略转为解除技术禁运以技术成熟价格便宜的工具挤占市场，且中国政策一直是积极推动全球化，造不如买的策略，国内也不再继续深耕该领域，双方的差距越来越大。

讲国产EDA就离不开一家公司——华大九天，因为华大九天是中国最大的EDA软件开发商，在2017年以前一直是EDA软件国家队。华大九天成立于2009年，隶属于中国电子信息产业集团，是国家十一五“核高基” 重大专项（01专项）“先进EDA工具平台开发”课题、十二五“核高基”重大专项“EDA工具平台应用及产业化”课题的牵头单位。华大九天共有400多名员工，研发人员超过70%，这个规模在国内来说也不小了。华大九天最擅长的还是模拟电路开发工具，做数字电路的时间也不长。华大九天目前也只能够提供产业所需EDA解决方案的1/3左右。加上国内其他小公司的产品，全国能够提供全流程EDA解决方案的1/2左右。现有的EDA工具不但覆盖面不足，而且没有串联起来，对应的是芯片设计流程中一些分离的点，一些关键环节缺失，无法支持芯片设计全流程。

国内EDA产业面临的最大问题就是国内没有形成一个完整的、互相促进的产业链，抱团一直是半导体产业发展的最重要方向。半导体集成电路行业环环相扣，只有通过产业链上下游联动，才能获得成功。然而，国内行业协同不够紧密的问题一直存在。

目前，国内EDA工具厂商鲜少参与晶圆厂的合作研发，有EDA产品生产出来，也得不到使用和反馈，进而难以进步。

看到这里，大家是不是对国产EDA软件感到深深的绝望？差距太大了，而且看不到希望。不说赶上国际先进水平，就是解决国产化，打破美国封锁和禁运都不知要到猴年马月。

国内EDA行业在艰难探索的同时，我们看一下另一条时空线上发生的事：

2003年，ATopTech公司在美国成立，创始团队成员多为华人。主营Aprisa与Apogee布局与绕线（place and route）工具，可以帮助工程师以更少的资源优化复杂芯片的功耗，性能和面积（PPA）。客户包括三星(Samsung)、赛灵思(Xilinx)等大公司。高峰时年营业额超过3000万美元。

2013年AtopTech被Synopsys（EDA排名第一的公司）起诉侵权，2016年底AtopTech败诉，2017年初申请破产。

2017年3月，AtopTech 被公开拍卖。

2017年5月，中国东方集团成功收购 AtopTech，完成收购后公司改名为Avatar，东方集团董事局主席韩敬远任董事长。Avatar公司拥有EDA领域顶尖的管理人才和国际化技术团队。

2018年，深圳Avatar微纳公司成立，后改名鸿芯微纳，主营EDA软件研发。鸿芯微纳的几十名开发和管理人员都来自美国Avatar公司。人数虽少，却都是资深的EDA行业高级人才。

2018年12月，深圳国微技术获批国家重大科技专项子课题“芯片设计全流程EDA系统开发与应用”（十三五01专项子课题）。国微技术将获项目资助共计约4亿元人民币，其中50%由中央财政经费资助，其余50%由深圳市政府资金支持。

2019年5月，Avatar的布局与绕线解决方案通过了TSMC（台积电）的7纳米FinFET技术认证。

2019年5月，国微技术收购了鸿芯微纳1%的股份。鸿芯微纳的大股东是国家集成电路基金与深圳市指导基金。

2020年1月，国微控股进一步向鸿芯微纳增资9000万元。

2020年7月，西门子收购美国Avatar公司。此前在2016年，世界第三大EDA软件供应商Mentor也被西门子收购。深圳鸿芯微纳当时还专门发了一个声明，意思是公司经营不会受到收购事件的影响，请客户放心等等。其实深圳鸿芯微纳与美国Avatar并不是分公司关系，更接近于公司拆分，团队分成了两部分，技术则是共享的，之后就各自独立发展了。Avatar公司则完成了历史使命，所以被卖掉了。

对以上的事件总结一下。不知大家还有没有印象，我在前面提到“华大九天在2017年以前一直是EDA软件国家队”。是的，2017年以后，EDA软件国家队变成了深圳国微技术（国微集团）。国微技术是紫光集团旗下的一家芯片公司（不是紫光国微），2017年以前从未涉足过EDA行业。但把振兴EDA行业的希望放到这里我觉得是合适的，因为EDA未来的发展必须与半导体产业紧密配合，涉及的领域很多，要做大做强必须大张旗鼓的搞，单单一家软件公司是搞不了的。放在芯片国家队紫光集团，放在半导体重镇深圳是合适的。

国微技术要负责EDA工具平台整合与产业化。鸿芯微纳是国微技术的一家公司，负责后端和框架；另一家收购来的公司思尔芯负责前端（主要是FPGA仿真验证）。鸿芯微纳是非常关键的，相当于搭起来一个房子的框架，其它的构件和家具都可以往里装，最后就成了完整的房子。

下面在技术上说明一下。

对于7nm及以下制程,在布局阶段就必须提前考虑详细布线。Avatar开创了以详细布线为中心的架构,该架构基于自下而上建立的统一内存数据模型,使所有引擎能够随时访问完整的设计数据。这使得每个引擎(布局、布线、时序、优化、时钟树综合等)都能够以增量方式动态地与产品引擎搭配使用。

鸿芯微纳总裁黄小立介绍说：“布局布线历来是行业重中之重，没有布线便永远是个点工具，只是一个附属品，而拥有布局布线的能力，便能够让自己真正与其他企业进行竞争。布局布线在芯片16nm制程后逐渐成为设计里面的最大瓶颈，单个芯片的逻辑设计或者功能设计通常在一年左右，而后端设计一般在一年至一年半左右，后端设计主要便是跑EDA工具。因此布局布线工具的重要性主要体现在两个方面，第一个，对设计周期成本具有较大影响，毕竟要跑一个月和跑一年是完全不一样的；第二，布局布线将直接影响到公司的成本和利润，好的布局布线能够决定芯片的大小，如果芯片小2%，那么公司的利润就会高2%。”

黄小立表示：“布局布线工具经过了三代的演进，第一代以门为中心，第二代以布局为中心，而今发展到第三代以线为中心，因为布线的功率、时效和可制造性已远远超过了逻辑门，以线为中心去开发新一代布局布线工具，将有可能颠覆Synopsys、Cadence等公司目前的地位。当前鸿芯微纳已经推出了一个在世界上都领先的技术及工具，并且已经进入到国内客户的使用阶段，可以支持40nm~7nm工艺，而这样的工具即使在国外市场上也占有一定的地位。”

2020年底，01专项“芯片设计全流程EDA系统开发与应用”课题将完成验收工作，此次验收主要有8个EDA工具，包括布局布线、硬件仿真加速、时序分析、功耗分析、物理验证、形式验证、逻辑仿真、逻辑综合。这8个工具在产品性能对标国际先进水平的同时，在功耗、速度及面积方面还可以达到10%—15%的领先性。只用2年的时间就把EDA全流程工具基本补全了，填补了大批空白，这种速度和进度令人瞠目！

国微集团的通用服务引擎、时序、功耗跟签核（为满足代工厂的技术指标限制而进行的校验）都使用统一的内存数据模型，在布局布线的时候不需要留过多设计余量，同样芯片速度下，可以保证低功耗的同时提升晶圆面积使用率，降低生产成本。而国外的EDA公司发展之路是通过不停并购的方式，每套工具的开发公司不同，工具与工具之间的源程序代码也是不同的，对于物理分析的数学模型在细节上就会出现不一样的情况。当每一个单独的工具整合在一起时就可能出现报出的结果不一致，这就造成在芯片设计时性能起起伏伏，迭代优化与收敛速度不理想。国微集团开发的工具虽然也是独立的，但拥有统一的数据平台，工具和工具之间信息交换效率高，分析的结果一致性也很高，这就使得芯片设计的收敛速度更快，迭代优化的周期更短。

另一方面，国微集团会在传统EDA工具中加入新兴技术，如AI算法。目前国内AI算法已经处于国际领先水平，国微集团也在尝试将国内AI算法的突破融合到EDA工具里面去，在目前开发的EDA产品中已经有多个项目跟AI相关。

01专项验收完成以后，国微集团接下来要做的，就是继续丰富工具种类，投入更多的研发力量和资金去设计更多的EDA工具，如可制造性设计（DFM）、可靠性设计（DFR）、成品率设计（DFY）、可测试性设计（DFT）等。

与此同时，其还将通过合作或者引进的方式，吸引国内外优质的EDA企业，将他们开发的好的EDA工具整合到其平台，并保证EDA工具间能够形成有机的联合过程。

国微集团要做的不止是重点开发几个关键的EDA工具，解决当下国内集成电路设计的卡脖子的问题，而是将打造EDA平台，集成国内外优秀的算法、工具来形成全流程解决方案，让国内头部集成电路设计产业来用，服务集成电路设计产业，形成良性循环，国产EDA产业就能够建立起来。

关于未来的发展战略，国微集团希望采用投资并购、自研和产学研合作的多种方式并行，建立国产EDA产业平台。在五年内，打磨好一整套数字设计EDA工具链，并真正推向市场，十年之后，能够与国际一流的EDA厂商在市场上充分竞争。