AD9361 ADC_CLK时钟是怎么产生的？是用哪个寄存器配置？
BB PLL是用来产生AD9361片内的数字时钟，包括ADC CLK、DAC CLK、所有的模拟校正时钟等，PLL运行在715MHz~1.43GHz。SPI Register 0x00A—BBPLL