请教互相关算法测时间延迟的fpga设计该怎么做？菜鸟一枚

要在quartusii上用VHDL做基于互相关算法的时延估计，fpga刚接触，不知道该怎么设计。求代码、仿真图参考啊