为什么我的这个主机SPI的时序中SSEL片选信号拉不高啊

always@(posedge clk)
begin
if(key)
begin
SSEL<=0;

end
else if(cnt==8)//发完8个数据后片选拉高
SSEL<=1;
end

always@(posedge SCK)
begin
if(cnt==8||SSEL==1)
begin
cnt<=0;
end
else if(!SSEL)
begin
cnt<=cnt+1;
//MOSI<=send_date[7]
end
end

可能是上拉电阻太大，换小一点的上拉电阻试一下