我用dspbuilder把滤波器的算法模型转换为vhdl语言后，其中的有个clock模块的含义是啥意思，在进行管脚配置时该怎么配置？我在dspbuilder里的clock模块定义如下：20ns，仿真采样时间0.01。