在下面的verilog中rst应该分配什么引脚

module following_led(
input clk,
input rst,
output [3:0] led
);
reg [23 : 0] cnt_reg;
reg [ 3 : 0] light_reg;
always @ (posedge clk)
begin
if (rst)
cnt_reg <= 0;
else
cnt_reg <= + 1;
end
always @ (posedge clk)
begin
if (rst)
light_reg <= 4'b0001;
else if (cnt_reg == 24'hffffff) begin
if (light_reg == 4'b1000)
light_reg <= 4'b0001;
else
light_reg <= light_reg<< 1;
end
end
assign led = light_reg;
endmodule
我用的是basys3。

在按键有空余的情况下，用按键就可以，直接找一个空余按键对应管脚的名称链接起来就好了！

RST 是高电平复位引脚 接到按键不安下去是低电平的那个按键 没有的话 就取反

你这个rst是用的FPGA一个引脚接了按钮吧？那就是那个按钮对应引脚