ISE RAM IP核如何实现异步读取

如题，在ISE中使用verilog 的ramIP核，如何实现同步写入，异步读取的功能？

利用CLKA和CLKB实现，CLKA写入时钟，CLKB读取时钟

IP核找对了吗，选择写入和读取时钟独立的，双工