用vhdl语言设计（7，4）循环码

要用quartus做用modelsim仿真，用到移位寄存器，和并串转换器