请问用Verilog HDL怎么读写4片RAM,并进行仿真?

quartusii中同时调用4片IP核RAM后怎么对它行读写,要求依次对4片深度为12的RAM写入后,再依次读取。读取时,可以从任意地址读取。拜托大神们,帮帮忙。

http://www.pudn.com/downloads286/sourcecode/embedded/detail1293521.html

很簡單, 一般RAM都有/CE腳(chip enable, low active),
有四個RAM, 所以有四個/CE腳, 所以必須要有兩根位址線當輸入以選取想對應的RAM
(分別是位址為00, 01, 10, 11時使對應的RAM0~RAM3的/CE=0)
而這兩個位址線, 是系統的位址線, 假設這兩個線是系統的A15A14,
那你第一個RAM的系統位置為0000~3FFF, 第二個RAM為4000~7FFF, 第三個RAM為8000~BFFF, 第四個RAM為C000~FFFF
(位址解碼的概念, 以此類推可以解碼到你想要的系統位置)